-
8080や8085は8ビットCPUとしてよく売れたため、新しい１６ビットCPU8086の開発に当たって、インテルの８ビットCPU用に書かれたソフトウエア資産の継承に配慮した。
- まずセグメント値によって、メモリ空間上におけるセグメント・ベース・アドレス（セグメント領域の開始アドレス、すなわち、セグメント領域がメモリ空間上のどこから始まるのかを示すアドレス）を指定する。すなわち、下図で言えば、メモリ空間中の何番目の「目盛り」が基点になるかを指定する。
- 次に、オフセット値によってセグメント・ベース・アドレスからどれだけ離れた位置であるかを指定する。すなわち、下図で言えば、セグメント値によって指定された基点の「目盛り」からどれだけ離れた位置にアドレスがあるかを指定する。
たとえば8086は，8080/8085とオブジェクト・コードのレベルにおける互換性までは確保されてはいないが，アセンブリ言語のレベルでは1対1に対応する命令セットを採用している。
また、Intel社の8080/8085だけでなく、Zilog社のZ80、Motorola社の6800など、8ビットCPUの時代にヒットしたCPUのメモリのアドレス空間はいずれも64KBであった(アドレス幅が16ビットであれば、メモリ空間は216＝64Kバイトとなる）。インテル社は16bitCPUの開発にあたって、こうした8ビットCPU時代の過去のソフトウェア資産を生かすという方向でCPU開発をおこなった。この点に関して、Motorola社は8bitCPUとの連続性を重視しなかったのとは対照的に、インテル社はソフトウェア資産の継承性を重視し、一定の連続性を保つようにしたのである。
8086では20ビットまでアドレス幅が拡張されたので本来は220＝1024Kバイト＝１Mバイトまでのメモリ空間へのリニアなアドレシングが可能であるにも関わらず、リニアにアクセスできるメモリ空間は64KBに制限されている。64KＢを超えるメモリ空間へのアクセスにはセグメント切り替えと呼ばれる操作が必要になり、プログラミングが複雑になるだけでなく、プログラムの実行速度もその分だけ遅くなる。
このように８０８６は、それ以前の８ビットCPUとの連続性を重視した結果として、新しい１６ビットCPUとしては不自然な制約をいくつか抱え込むことになった。
- 8086は８ビットCPUとの連続性を重視した結果として、そのアーキテクチャが「汚い」とか「洗練されていない」とか言われることがある。これに対して、Motorola社の68000は、８ビットCPUとの連続性を考えずに設計されたこともあり、そのアーキテクチャは「美しい」と言われている。実際、68000は、32本の32bitレジスタを備えた内部バスが32bit、外部バスが16bitという構成の16bitCPUであり、物理メモリも224＝16MBまでリニアにアドレスできた。
しかしそれにも関わらず、販売量という点ではMotorola社はインテル社に比べてまったく及ばなかった。（CPUにおける継承性を重視しないというMotorola社の技術戦略は、 6809 という6800系の８ビットCPUの開発においても同様であった。6809は「究極の８ビット・マイクロプロセッサ」と一部で呼ばれるほど優れたアーキテクチャを持っていたが、それ以前の6800系８ビットCPUと互換性を持っておらず、それ以前の6800系CPUで動作していたプログラムが動作しなかった。Motolora社は、インテル社と異なり、それ以前のソフトウェア資産を重視しなかったのである。この点に関しては、Zilog社も16ビットＣＰＵの開発に当たり同様の技術戦略を取り、インテル社の8080互換の８ビットCPUとして大ヒットしたZ80の後継である16ビットCPUの開発に当たり、Ｚ80との互換性を持たないZ8000というＣＰＵを開発した。
x86アーキテクチャにおける物理メモリのアドレス指定法・・・セグメントとオフセットによる２段階での指定作業
8086プロセッサは、アドレス・バスの幅は20bitであるが、16bitCPUであるため汎用レジスタの幅は16bitである。そのため、216＝65,536bytes＝64KB以上のアドレス空間を１個の汎用レジスタのみで直接的に指定することはできない。そこで二つの汎用レジスタを用い、それぞれのレジスタにセグメント値とオフセット値という二つの情報（ともに情報量としては16bitである）を割り当てることで、より広大なメモリ空間に対するアドレス指定ができるように設計されている。すなわち、メモリ空間の中のある特定の位置を指示するのに、「セグメント」と「オフセット」という2つの指示情報を利用した。メモリ空間中の位置（アドレス）の指定は下記のように２段階作業で行われることになる。
こうした２段階の指定作業は、場所の指定を目印となる建物から何メートル先にあるというように指定するのと同様である。セグメント値によって「目印となる建物」の場所の情報を、オフセット値がその場所から何メートル先であるのかという情報を与えている、と考えればわかりやすいであろう。
＜8086における具体的なアドレス指定作業＞
8086では、実際のメモリ空間上での位置を指定する際に、「セグメント」値を16倍した上でそれに「オフセット」の値を加える。16＝24なので、こうした操作により、メモリ空間の指定には全部で16+4=20bitを利用していることになる。したがって220＝216×24＝64KB×16＝1024KB＝ 1MBのメモリ空間が利用できることになる。
- もし仮にセグメント値を16倍ではなく、28＝256倍した上で加算したとすれば、224＝16MBのメモリ空間が利用できることになる。またセグメント値を216＝65,536倍した上で加算したとすれば、232＝４GBのメモリ空間が利用できる。（この場合には、アドレス指定に32bitを使用しているのと同じことになる。すなわち、32bitアドレスの指定に当たり、その32桁の数字の最初の16桁をセグメント値で、残りの16桁をオフセット値で指定したことになる。）
なお、8086および80286ではセグメント値で指定されたセグメント・ベース・アドレスの「目盛り」から、216＝65536bytes＝64Kbytesまでの範囲内の位置を指定できる。このようにオフセット値によって指定可能な領域（下図の黄色の直方体で示されている部分）はセグメント領域と呼ばれている。64KBのセグメント領域の中のある特定の場所を１byte単位で指示するには、先ほどの式の逆の64KB＝65,536bytes＝216bytesを考えればわかるように、16bitの情報量があればよい。すなわち、64KBのセグメント領域の「オフセット」のために必要な情報量は16bitである。
セグメント値で指定されている「目盛り」は16バイトごとであり、なおかつ、オフセット値はセグメント値と同じく最大値が65,535であるから、同じアドレスに対して何通りもの指定が可能である。例えば、下記のどの組み合わせも、16進数で179B8と表記される同じアドレスを指定していることになる。（同一アドレスを表すこうした組み合わせは全部で２12＝4,096通りある。）
| セグメント値 | オフセット値 |
| 1234 | 5678 |
| 1235 | 5668 |
| 1236 | 5658 |
| 1237 | 5648 |
| 1238 | 5638 |
| 1239 | 5628 |
＜80286における設計変更＞
メモリ空間上におけるセグメント・ベース・アドレス（セグメント領域の開始アドレス、すなわち、セグメント領域がメモリ空間上のどこから始まるのかを示すアドレス）を指定するのに、8086では16ビットを利用していたが、80286では16＋8＝24ビットを利用するように設計変更された（神保進一(1999)『最新マイクロプロセッサテクノロジー』日経BP社,pp.109-111）。これは80286で物理アドレスを指定するバス幅が24ビットに拡張されたことに対応する措置である。
これにより、セグメント・ベース・アドレスの値は220通りまで指定可能になった。それゆえオフセット情報を用いず、セグメント情報のみで、物理メモリのアドレス指定が1byte単位で220＝220×24＝1MB×１６＝16MBまで可能になった。こうして80286では16MBの物理メモリがサポートされるようになったのである。
＜80386における設計変更＞
オフセット値が16ビット幅から32ビット幅へと拡張された。これにより、 セグメントのサイズが 232＝216×216＝64KB×216＝4GB へと大きく拡張された。これは80386が32ビットCPUであることから物理アドレスを指定するバス幅が32ビットに拡張されたことに対応する措置である。こうして４GBの物理メモリに対して直接的にアクセスすることが可能になった。
なおセグメントの指定には14ビットが使用可能なためオフセット値とあわせて、論理アドレスとしては全部で14＋32＝46ビットが利用できるので、246＝232×214＝4GB×214＝16TB（テラバイト）まで利用可能になった。
- Intelのデスクトップ系CPUのアーキテクチャの歴史的変遷
- IA-64の開発経緯
- ＣＰＵのビット幅を上げることの意味とIA-64
| アーキテクチャ の名称 | ビット幅 | アドレス 可能な 物理メモリ 空間 | 対応する 基本的CPU | 最大動作 周波数 | 最初の発表年 | パッケージの 形状 | 基本的な改良ポイント | |
| ｘ86 |
16 |
1MB | 8086 | 10 MHz | 1978.7.8 | |||
|
16MB | 80286 | 12 MHz | 1982.3.2 | プロテクト・モードの装備 16MBの物理メモリ、1GBの仮想メモリ、マルチタスクサポート、メモリ保護などの拡張機能が利用できるプロテクト・モードを装備したことが基本的改良点である。なお、8086との互換性を重視したリアルモードではメモリ空間へのアクセスが1MBに制限されるとともに、メモリ保護機構も働かない。 | ||||
| IA-32 |
32 |
| 80386 | 33
MHz (1989.4.10) | 1985.10.21 | 32ビット化 CPUの32ビット化とともに、アドレス幅が32ビットに拡張され、4GBの物理メモリに対して直接的にアクセスできるようになった。また、64TBの仮想記憶が利用可能になった。 | ||
| 80486DX | 50
MHz (1991.6.24) | 1989.4.11 | Socket
1 Socket 2 Socket 3 | L1キャッシュとFPUを内蔵 並列実行処理機能の改善によりCPU クロックあたり1 命令を処理できるようにした。レベル1キャッシュメモリとFPU(Floating-point Processing Unit,浮動小数点演算処理装置)をCPUに内蔵した。（これ以前は、FPUがオプションで外付けであった。） | ||||
| 80486DX2 |
66 MHz (1992.8.10) | 1992.3.3 | Socket
2 Socket 3 | CPU内部に倍クロック回路を設けることで，CPUの内部処理はFSBの2倍の速度で実行される。 | ||||
| 80486DX4 |
100 MHz (1994.3.7) | 1994.3.7 | Socket
3 Socket 6 | CPUの内部処理は，FSBの3倍の速度で実行される．また，内部キャッシュが486DX および 486DX2 の8KBから16KBに拡張されている。 | ||||
| (80586) Pentium | 200
MHz (1996.6.10) | 1993.3.23 | Socket4 (60/66MHz) Socket5 Socket7 | データ転送速度の向上 （内部データ・バスおよび外部データ・バスの拡張） 内部データ転送速度をアップするために128 ビットと256 ビットの内部データ・パスが追加された。またそれと同時に、外部データ・バスが64 ビットに拡張されている。 | ||||
| (80586) MMX Pentium | 233 MHz (1997.6.2) | 1997.1.8 | Socket7 | MMX命令の追加 音声や画像に関する処理のための57個のMMX(MultiMedia eXtension)命令とともに、マルチメディア演算用のレジスタが追加されている | ||||
| 64GB | (80686)
Pentium Pro | 200 MHz (1995.11.1) | 1995.11.1 | Socket8 | P6
マイクロアーキテクチャに基く最初のプロセッサ 1CPU クロック当たり最大3命令を実行可能にした。また、CPUと同一クロックで動作し64 ビッﾄの内部バスでCPU とつながる256K バイトのL2 キャッシュを内蔵している。 １６ビット命令はエミュレーション処理のため、１６ビット命令の実行速度は遅い。 | |||
| (80686) Pentium II | 450 MHz (1998.8.24) | 1997.5.7 | Slot1 | P６アーキテクチャとMMX
命令の統合 Pentium Proと同一のアーキテクチャ(80686)にMMX命令の処理機能を追加するとともに、16bitコードの実行性能の向上させた。また1次キャッシュを命令／データともにPentium Proの2倍の16KBへと増加させた。（ただしCPUコア上にある2次キャッシュの動作クロックは1/2となっている。） | ||||
| (80686) Pentium III | 1.0GHz (2000.3.8)| | 1999.2.26 | Slot1 Socket370 | MMXを拡張したSSE (Streaming SIMD Extensions)命令を追加 | ||||
| (NetBurst) Pentium IV |
2.80 GHz (2002.8.26) | 2000.11.21 | ビデオ、音声、暗号化、画像、および写真の処理の強化と高速化のために、144
個の新しい命令をSSE2 (Streaming SIMD Extensions 2)として追加 整数演算ユニットはCPUのコア周波数の2倍で動作 | |||||
| IA-64 |
64 | 16EB | Itanium | 800
MHz (1999.10.4) | 1999.10.4 しかしながら、量産出荷は2001.11.29 時点でも？ | 64ビット化 アドレス可能な物理メモリ量が32ビットCPUの4GBから、それの232＝22×(210)3＝4×10243(約40億）倍の16EB(exa byte,エクサ・バイト）にまで拡張された。また一度に複数の命令を同時に実行可能なように設計された。 | ||
| ItaniumII | 1GHz (2002.07.09) | 2002.07.09 量産出荷 | 初代Itaniumの1.5〜2倍のパフォーマンス。 CPUの集積度は初代Itaniumの10倍。 | |||||
- Intelは64ビットCPUの開発に関してHP社と共同開発することにし、HP社のPA-9000をベースにIA-64を設計し、Intel社のIA-32およびHP社の32ビット／32ビットPA-RISCアーキテクチャとバイナリ・レベルでの互換性確保を目指した。しかし最終的にできあがったCPUのItaniumは、そうした互換性を確保することができず、IA-32との互換性に関しては「Itanium
に IA-64 と IA-32 の両方の命令セットを処理する仕組みを組み込む」ことで対応し、HP社の32ビット／32ビットPA-RISCアーキテクチャとのバイナリレベルでの互換性に関しては「バイナリ・トランスレーション」という技術を採用して対応することとした。
[出典]神保進一(1999)『最新マイクロプロセッサテクノロジー』日経BP社,pp.154-156
- アプリケーション・ソフトが必要とするメモリの大容量化にともなって、ＣＰＵのビット幅を上げることが意味を持つようになる。データの読み込みや書き込みに関して、仮想記憶のHDDを使うのと、実メモリを使うのではそのスピードは桁違いである。ＣＰＵのビット幅を上げることで、ＣＰＵがメモリ上に置いた大量のデータを直接的に取り扱うことができ、大量データの高速処理が可能となる。２時間のMPEG2ファイルで４Ｇバイトを超えるようなデジタル・ビデオの編集といった用途を考えると、４Ｇバイトよりももっと大容量のデータに直接アクセス可能である６４ビットＣＰＵの方がよい。
CPUが取り扱えるメモリのアドレス空間は、CPUのビット幅それ自体ではなく、CPUのメモリに対するアドレス・バスの幅で決まる。アドレス・バス幅の大きさに応じて、ＣＰＵがリニアに直接的にアクセスできるメモリ量は下表のように変化する。例えば、 Intel社の8080、Zilog社のZ80、Motorola社の6800は、8ビットCPUではあるが、CPUのメモリに対するアドレス・バス幅は16bitであったのでメモリのアドレス空間は216＝65,536バイト＝64KBであった。
また、Intel社製CPUの中で初めてプロテクト・モードが導入された80286は、16ビットCPUであるが、CPUのメモリに対するアドレス・バス幅は24bitであったので、メモリのアドレス空間は２24＝１６MBであったし、32ビットCPUである80386はCPUのメモリに対するアドレス・バス幅が32ビットなので、メモリのアドレス空間は２32＝4GBであった。
CPUの アドレス・ビット幅 | リニアに取り扱えるメモリ容量 |
| 4 | 24＝16bytes |
| 8 | 28＝24×24＝256bytes |
| 16 | 216＝28×28＝65,536bytes＝64KB |
| 32 | 232＝216×216＝64KB×216＝4GB |
| 40 | 240＝232×28＝4GB×28＝1024GB=1TB |
| 64 | 264＝232×232＝4GB×232＝16EB |